分类目录归档:记录

有关本站内容上的一些改变

这次调整主要针对[moments]页面的内容,在此之前,该页面主要记录一些个人心情和情绪,类似于QQ空间的说说或者朋友圈一类的性质。后来思考了一下,认为这些东西难免会有不易察觉但确实存在的隐私泄露风险,故将原来的说说内容都转成了私密,仅本人后台可查看。

继续阅读

电源ripple对线性度的影响

非零电源阻抗会造成电源ripple,也叫做“电源调制效应”,该效应会导致某些非线性电路的失真(比如class-B/AB amplifier、sampler等电路),直接原因是流过power的瞬态电流与input signal相关。下面是电源ripple导致线性度恶化的理论推导,实际上这是一篇JSSC’2008上发表的部分内容,这里给出简单总结和实际考虑。

继续阅读

新版ads中verilog-a的使用

在ads老版本中,verilog-a的使用是通过加在相应模块实现,而在新版中,已经找不到此模块,换成另一种基于symbol的加载方式,其实在help文档的”Getting Started with Verilog-A in the Advanced Design System”中就有介绍,本人在这里作为搬运工,再复述一遍:

继续阅读