转自cadence社区提问How to generate a clock signal with random noise in Cadence Spectre?

— 建议使用vsource中的bit source，通过Rise delay来控制clock的占空比。会用到两个变量，一个是clock的周期PER，一个是clock的占空比百分比DUTY（比如50%、25%等等），bit data的pattern设置为01，表示固定高低的clock，而重复次数rpttimes为负，表明高低是连续重复的。在这个bit source中，可以设置周期性jitter和random jitter，如下图所示。目前pulse source还不能做到这一点，bit source就很好用。